久久久久精品免费福利电影,国产又黄又大又粗视频,A级毛片免费播放无码,人人妻人人爽人人澡欧美一区

【文/科工力量 柳葉刀】

在去年的2019年度“三星晶圓代工論壇（Samsung Foundry Forum）”會議上，三星宣布了3nm工藝，明確會放棄FinFET晶體管，轉向GAA環(huán)繞柵極晶體管技術。如今又有消息披露，英特爾在5nm節(jié)點將會放棄FinFET，也要轉向GAA。三家晶圓代工巨頭中已經(jīng)有兩家改變風向，雖然臺積電在其3nm工藝細節(jié)上還是秘而不宣，但放棄FinFET工藝似乎也已無懸念。

從平面MOSFET到FinFET  一切都為高集成度芯片

登上舞臺不到十年，如今FinFET卻又要黯然退場，強留似乎已經(jīng)不可能。但是在市場的需求、技術的進步的大潮之下，從平面MOSFET（金屬氧化物半導體效應晶體管），到FinFET（鰭式場效應晶體管），再到接下來GAA（環(huán)繞柵極），一切工藝都是為更高集成度的芯片服務。

自平面MOSFET器件工藝誕生后，特征尺寸就在不停地縮小，按照摩爾定律的描述，集成度幾乎是18個月翻一番。尺寸的縮小不但降低了單個晶體管的成本，還可以增加晶體管的開關速度。從上個世紀九十年代的多媒體PC，本世紀初的互聯(lián)網(wǎng)PC，到2010年代的智能移動設備，這一系列新應用市場的打開與處理器芯片性能提升密切相關。

在晶體管特征尺寸微縮的過程中，也遇到過各種困難，但是通過將鋁互聯(lián)改成銅互聯(lián)，在柵極加入High-k材料、引入Stress engineering等方法都可以在不改變平面器件工藝的情況下把尺寸做小。

但是當柵極長度逼近20nm門檻時，對電流的控制能力急劇下降，漏電率也在升高，傳統(tǒng)的平面MOSFET看似走到了盡頭，材料的改變也無法解決問題。

這時候，由加州大學伯克利分校胡正明教授給出了新的設計方案，也就是FinFET晶體管。在FinFET中，溝道不再是二維的，而是三維的“鰭（Fin）”形狀，而柵極則是三維圍繞著“鰭”，這就大大增加了柵極對于溝道的控制能力，從而解決漏電問題。

胡正明在2001年在學界正式提出FinFET方案，但是真正的被商業(yè)落實還要等到十年以后。英特爾在FinFET工藝上率先出手，在2011年推出商業(yè)化的FinFET工藝技術，之后臺積電也迅速跟進，在16nm節(jié)點中使用了FinFET。從16/14nm開始，F(xiàn)inFET成為了半導體器件的主流選擇。

不過，胡正明當初還提出了另一種方案，基于SOI的超博絕緣層上硅體技術FD-SOI（完全耗盡型絕緣硅）晶體管技術。該工藝在制成的芯片在物聯(lián)網(wǎng)、汽車、網(wǎng)絡基礎設施、消費類領域也具有一定的市場，三星、格芯、IBM、ST也一直力推，但相較于FinFET工藝，F(xiàn)D-SOI一直在二線徘徊。另外，業(yè)內專家也指出，由于其襯底成本高，越往上走的尺寸越難以做小，最高水平最多走到12nm，后續(xù)難以為繼。

榮光不到十年  FinFET的替代者出現(xiàn)

自英特爾2011年商業(yè)化FinFET工藝技術后，F(xiàn)inFET體系結構也在持續(xù)進行改進，以提高性能并減小面積。但是物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能、智能駕駛等新應用層出不窮，對芯片的性能提出了更高的要求。

到了5nm節(jié)點后，雖然已經(jīng)使用上了EUV光刻技術，但是基于FinFET結構進行的芯片尺寸的縮小，就變得更加困難。FinFET工藝制造、研發(fā)成本也越來越高，即使在7nm、5nm仍能堅持，但是再往前似乎已經(jīng)是力不從心。

圖自《IEEE SPECTRUM》官網(wǎng)

市場對于高性能芯片的渴望不斷推動技術的演進，在人們?yōu)?nm節(jié)點工藝擔憂的時候，新的環(huán)繞柵極（GAA）器件出現(xiàn)了。與FinFET工藝中的立體溝道三面都被柵極圍繞不同，到了GAA，溝道由納米線（nanowire）構成，其四面都被柵極圍繞，從而再度增強柵極對溝道的控制能力，有效減少漏電。

三大晶圓代工巨頭開始轉向  FinFET的退出3nm節(jié)點難挽回

在GAA工藝上，三星算是手疾眼快，搶先在英特爾、臺積電之前率先接棒。2018年三星公布了被稱為多溝道FET（multi-bridge-channel FET，MBCFET）的環(huán)繞柵極工藝，事實上多年之前就開始了研發(fā)。在2017年的VLSL  technology symposium會議上，IBM就發(fā)表了與三星和Global Foundries合作研發(fā)5nm GAA晶體管。