久久久久精品免费福利电影,国产又黄又大又粗视频,A级毛片免费播放无码,人人妻人人爽人人澡欧美一区

【文/汪波】

半導體產業面臨的挑戰日益嚴峻，我們該如何應對？

如果把晶體管比作糧食，我們可以參考解決糧食危機的方法，來說明應對芯片挑戰的三種思路。

第一，最直接的就是繼續提升主要糧食的單位面積產量，這對應于提高芯片中晶體管的密度，這被稱為“延續摩爾”（More Moore）。

第二，是擴展其他糧食種類，提高豐富程度，這意味著除了CPU、內存等數字芯片之外，還要大力拓展模擬、射頻、電源、顯示、柔性芯片等的用途，以及通過3D芯片將各種功能集成在一起，這叫作“擴展摩爾”（More thanMoore）。

第三，也是最長遠的，是開發全新的糧食品種，這對應于探索MOS場效晶體管以外的新型晶體管，例如碳納米管場效晶體管（簡稱CNTFET或CNFET）、阻變式存儲器（簡稱RRAM）、相變隨機存取存儲器（簡稱PCRAM）、隧穿場效晶體管（簡稱TFET）等，這條路徑叫作“超越摩爾”（Beyond Moore）。

《芯片簡史》

作者：汪波

出版社：湛廬文化/浙江教育出版社

“延續摩爾”

半導體業界繼續縮小晶體管尺寸，提高芯片里晶體管的密度，是“延續摩爾”路徑的主要目標。

當工藝節點從5納米進到3納米和2納米時，FinFET遇到了一個老問題，晶體管無法有效關斷，漏電流飆升導致發熱嚴重。盡管FinFET已經變成了立體結構，可通過凸起的三個側面去關斷導電溝道，但仍無法完全關斷。

2003年，研究人員提出了更大膽的“納米線”（Nano-wire）結構。在這種結構中，晶體管的導電溝道變成納米粗細的一根“線”，完全被一個環形的“柵”給全方位地環繞，就好像一只“手”握著橡皮水管。在“手”上施加電壓，能更好地關閉晶體管，減小漏電流。

雖然這種結構解決了晶體管關斷的問題，但也對晶體管開啟后通過的電流大小造成了影響：細細的納米線對電流的阻礙作用極大。

為此，2006年法國原子能委員會電子與信息技術實驗室（CEA-Leti）的研究人員提出納米片（Nano-sheet）結構。這類晶體管又叫GAAFET（見圖14-3）。在這種結構中，連接晶體管開關兩側的不再是細細的“線”，而是薄而寬的“片”，這樣全包圍的結構更利于關斷晶體管，而多個薄而寬的片又提升了導電能力。2017年，IBM公司展示了這種堆疊的納米片晶體管。2021年5月，IBM公司采用納米片成功突破2納米技術節點，在一個指甲蓋大小的芯片上集成了500億個晶體管。

圖14-3 晶體管結構的演變

IRDS預測圍柵晶體管將用于3納米、2納米及以下的技術節點。三星公司準備在3納米技術節點時切入圍柵晶體管，而臺積電公司準備在2納米技術節點時遷移過來。

在隨后的1納米和0.7納米技術節點，單個晶體管的尺寸將再一次面對挑戰。IRDS預測那時業界將把水平放置的圍柵晶體管豎立起來，以進一步減小“占地面積”。再進一步，業界還可能將圍柵晶體管堆疊起來，做成3D結構。芯片將通過堆疊的方式繼續向上“生長”，就像一層層的空中花園，以便繼續提高單位面積可以容納的晶體管的數量。

盡管有了好的晶體管結構設計，但能否將其制造出來則又是另外一回事。

制造晶體管的最大瓶頸仍然是光刻機。光源為193納米的浸沒式光刻機可以加工的最小柵間距約為34納米。要知道，193納米的紫外光（經過水折射后變成134納米）本身無法用來加工這么小的尺寸，它需要經過多次曝光，分次加工線條的不同邊緣，才能達到所需的精度。

然而，加工尺寸越小，紫外光進行多重曝光所需的掩膜版數量也就越多，到了7納米技術節點就需要幾十層掩膜版。掩膜版越多，加工步驟越多，所花費的成本和時間也就越多。10納米工藝制造的晶圓比14納米工藝制造的晶圓貴了32%，而在7納米的技術節點又比10納米貴了14%。如果到5納米技術節點時再不采用下一代EUV光刻機，光刻所需的步驟將達到100多步。

EUV光刻機（見圖14-4）的光源波長是13.5納米，僅為浸沒式光刻機的1/10，是解決這一問題的希望。然而，EUV光刻機的問世時間卻一次次地推遲。早在1994年，半導體業界的幾家公司就聯合起來啟動了EUV光刻機的工業化進程。阿斯麥爾公司于2006年交付了一臺光刻膠的掃描樣機，但之后卻卡在了激光光源這一障礙上，波長13.5納米的EUV光太難產生了。

直到2011年，美國加州的西盟半導體設備公司（Cymer）提出了一種產生極紫外激光的方法。阿斯麥爾公司的一位光刻專家阿爾貝托·皮拉提（Alberto Pirati）評論說：“我第一次聽到這個主意的時候，覺得它很瘋狂。”這個主意是將金屬錫高溫熔化，把極其細微的液滴均勻地噴灑在一個空腔里，然后用大功率二氧化碳激光器發出一束強光，以每秒5萬次的頻閃照射這些液滴，并將其轉變為類似太陽中的等離子體，從而激發出13.5納米的EUV。

圖14-4 EUV光刻機原理示意圖

然而，這種方法的效率卻異常低下，激光器需要20千瓦功率的輸入（可為100臺冰箱供電），卻只能得到11瓦（相當于一盞LED臺燈的功率）輸出，遠小于光刻所需的250瓦，其余99.945%的能量都變成熱量耗散掉了。

不得已，西盟半導體設備公司找到了一個變通方法：用一束低功率的先導激光照射滴液顆粒，將其“壓扁”成薄餅形狀，增大受光面積，接著再用高功率激光照射，以激發出更多的EUV光。2013年，輸出的光源功率提高到了55瓦，2016年達到了200瓦。2018年終于達到了實際工作所需的250瓦。

盡管EUV光源有了，但新的問題又冒了出來。EUV光無法在空氣中傳播，因為這么短波長的光會被空氣吸收掉。為此，機器內部的光傳播路徑和晶圓加工臺所在區域要抽真空。

更麻煩的是，玻璃透鏡也會吸收EUV光，人們不得不放棄使用了幾十年的透鏡，改用反射鏡。然而，普通的反射鏡也會吸收EUV光。為此，阿斯麥爾公司發明了一種特殊的鏡子，表面交替涂有硅和鉬的薄層，每層只有幾納米厚。利用兩種材料不同折射系數的布拉格效應，每個交界面處都可以反射一部分EUV光。

EUV光在到達晶圓臺前要經過12個反射鏡，每次反射損失30%，最后只有約1%的光線能照射到晶圓片上。本來250瓦的光源，照到晶圓上只剩下2瓦。

如此微弱的光線需要光刻膠極其敏感，但高靈敏度的光刻膠又會引起加工精度的波動……技術難題層出不窮，解決完一個，又冒出一個。

經過多次延遲，阿斯麥爾公司最終克服了難以想象的困難，制造出了人類歷史上最精密的光刻機，每臺成本高達2億美元。

2018年，阿斯麥爾公司開始向客戶交付EUV光刻機。每臺機器的部件需要4架波音747飛機運送。運抵晶圓廠后，那里會有準備就緒的上百名工程師，他們負責安裝和調試。光刻機占地約80平方米，其中激光部分占了20平方米。整個機器像一座冰山，因為大量管道和線纜埋在地下10米深處，然后才是露出地面的部分。

2020年，經過17年的研發，EUV光刻機終于開始用于5納米節點的工藝制造。它在未來面臨著新的挑戰。1納米及以下的技術節點需要更高的分辨率。這時，就需要高“數值孔徑”的EUV光刻機，而后者所需的光源功率還要再翻一倍，達到500瓦才行。

然而，EUV光刻機很快也將達到極限。IRDS預計，2028年半節距將達到極限的8納米（此外，盡管X光和電子束的波長比EUV更短，但是由于X光需要占地面積很大且昂貴的同步輻射源，而電子束的串行寫入會導致效率低下，被認為不適合大規模芯片制造）。那將會是“懸崖邊緣”，再往前就是量子力學的不確定性統治的世界了。當光刻精度達到極限后，晶體管尺寸將無法繼續縮減。

唯一有可能繼續增加晶體管密度的方法，就是將多層芯片在垂直方向上堆疊，這就像是將一層平房變成高層樓房，以提高晶體管密度。實際上，在EUV光刻機之前的工藝上，人們制造成本敏感的存儲器時就已經開始使用3D堆疊技術，這樣就無須采用最先進的光刻機，也能很好地控制成本。目前，存儲器已經實現了數百層的堆疊。

除了以上困難，CPU性能提升也變得越來越緩慢。20世紀90年代，CPU性能每年可以提升52%，到了21世紀前十年每年只能提升23%，從2011到2015年，這個數值又下降了近一半，只有12.5%，而在2015年到2018年幾乎停滯，只有3.5%。

而且，CPU和存儲器之間的“內存墻”也越來越難以逾越。馮·諾伊曼計算機要先從內存中調取數據，再送入CPU中計算。但是，CPU處理能力顯著提高后，計算機從內存調取數據的速度并沒有等比例提高，于是CPU和內存之間就形成了通道瓶頸。

CPU很快將“腹”中的數據“消化完畢”，而新的數據卻遲遲不能從內存“喂”過來，CPU不得不處于“饑餓”狀態。據估計，計算機從內存將數據搬運過來的時間比CPU處理時間至少長10倍，CPU只能將寶貴的時間和資源浪費在等待上。

造成CPU和內存之間存在“高墻”的原因有多方面，其中之一是CPU和內存的距離，它們位于不同的芯片，容易造成信號延遲。為了縮短這段距離，人們提出將CPU與內存封裝在同一顆芯片內，分別放置在不同層，然后堆疊成一顆三維芯片，層與層之間通過硅通孔相連，以縮短信號傳輸距離。然而，即使CPU和內存在同一顆芯片內的不同部分，互連線上的時延也越來越嚴重。

徹底解決“內存墻”問題的方法是改變CPU從內存中調取數據的方式，不再以計算單元為中心，而改為以存儲為中心，發展計算、存儲一體的“存內計算”。這種全新的計算機架構有可能改變“80歲高齡”的馮·諾伊曼計算機架構的統治地位。